


bok25

**基
础**

班、计算机组成原理



指令执行过程






1.指令周期



指令周期

CPU每取出并执行一条指令所需的全部时间称为指令周期
即CPU完成一条指令的时间




一个完整的指令周期应包括取指、间址、执行和中断4个子周期
每个子周期都由多个时钟周期构成



指令周期

CPU每取出并执行一条指令所需的全部时间称为指令周期 即CPU完成一条指令的时间

指令字长等于存储字长时，机器周期等于取指周期







指令周期

CPU每取出并执行一条指令所需的全部时间称为指令周期 即CPU完成一条指令的时间

指令字长等于存储字长时，机器周期等于取指周期



早期计算机中，指令字长=机器字长=存储字长
一次访存即可取出一条指令，取这个时间为机器周期





指令周期

CPU每取出并执行一条指令所需的全部时间称为指令周期 即CPU完成一条指令的时间

指令字长等于存储字长时，机器周期等于取指周期

间址和中断子周期
也可能由一个或多个机器周期组成
每条指令可以不同




早期计算机中，指令字长=机器字长=存储字长
一次访存即可取出一条指令，取这个时间为机器周期



指令周期

CPU每取出并执行一条指令所需的全部时间称为指令周期 即CPU完成一条指令的时间

不同指令的指令周期长度可以不同






指令周期

CPU每取出并执行一条指令所需的全部时间称为指令周期 即CPU完成一条指令的时间


本章对指令的研究基于RISC指令集：指令字长定长，必须实现指令流水线，绝大多数指令在一个时钟周期完成





指令周期

CPU每取出并执行一条指令所需的全部时间称为指令周期 即CPU完成一条指令的时间





2.指令的执行过程



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存

执行数据操作

在ALU或加法器等运算部件中取出操作数进行运算

目的操作数地址计算并存结果

根据寻址方式确定目的操作数地址计算方式
若是存储器数据，则需要一次或多次访存
若是寄存器数据，则在进行数据操作时直接存结果到寄存器



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR


译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存

执行数据操作





指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR


译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存

执行数据操作





指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码


对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存

执行数据操作

假设解析为：ADD, 隐含寻址, 104



CPU

内存中存放指令的部分 地址

0000 0001	100
0000 0010	101
0110 0000	102
0110 1010	103
1100 0000	104
⋮	⋮

内存



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存


执行数据操作

在ALU或加法器等运算部件中取出操作数进行运算

目的操作数地址计算并存结果

根据寻址方式确定目的操作数地址计算方式
若是存储器数据，则需要一次或多次访存
若是寄存器数据，则在进行数据操作时直接存结果到寄存器

假设解析为：ADD,隐含寻址,104



CPU

内存中存放指令的部分 地址

0000 0001	100
0000 0010	101
0110 0000	102
0110 1010	103
1100 0000	104
⋮	⋮

内存



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存


执行数据操作

在ALU或加法器等运算部件中取出操作数进行运算

目的操作数地址计算并存结果

根据寻址方式确定目的操作数地址计算方式
若是存储器数据，则需要一次或多次访存
若是寄存器数据，则在进行数据操作时直接存结果到寄存器

假设解析为：ADD, 隐含寻址 **104**



CPU

内存中存放指令的部分 地址

0000 0001	100
0000 0010	101
0110 0000	102
0110 1010	103
1100 0000	104
⋮	⋮

内存



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存


执行数据操作

在ALU或加法器等运算部件中取出操作数进行运算

目的操作数地址计算并存结果

根据寻址方式确定目的操作数地址计算方式
若是存储器数据，则需要一次或多次访存
若是寄存器数据，则在进行数据操作时直接存结果到寄存器

假设解析为：ADD,隐含寻址,104



CPU

内存中存放指令的部分 地址

0000 0001	100
0000 0010	101
0110 0000	102
0110 1010	103
1100 0000	104
⋮	⋮

内存



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存


执行数据操作

在ALU或加法器等运算部件中取出操作数进行运算

目的操作数地址计算并存结果

根据寻址方式确定目的操作数地址计算方式
若是存储器数据，则需要一次或多次访存
若是寄存器数据，则在进行数据操作时直接存结果到寄存器

假设解析为：ADD, 隐含寻址, 104



CPU

内存中存放指令的部分 地址

0000 0001	100
0000 0010	101
0110 0000	102
0110 1010	103
1100 0000	104
⋮	⋮

内存



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存

执行数据操作


在ALU或加法器等运算部件中取出操作数进行运算

目的操作数地址计算并存结果

根据寻址方式确定目的操作数地址计算方式
若是存储器数据，则需要一次或多次访存

若是寄存器数据，则在进行数据操作时直接存
结果到寄存器 (假设是该情况)

假设解析为：ADD, 隐含寻址, 104



CPU

内存中存放指令的部分 地址

0000 0001	100
0000 0010	101
0110 0000	102
0110 1010	103
1100 0000	104
⋮	⋮

内存



指令的执行过程

取指令

马上将要执行的指令地址总是在程序计数器PC中，因此取指令的操作就是从PC所指出的存储单元中取出指令送到指令寄存器IR

译码

对IR中的指令操作码进行译码，不同指令其功能不同，即指令涉及的操作过程不同，因而需要不同的操作控制信号

源操作数地址计算并取操作数

根据寻址方式确定源操作数地址计算方式
若是存储器数据，则需要一次或多次访存

执行数据操作

在ALU或加法器等运算部件中取出操作数进行运算

目的操作数地址计算并存结果

根据寻址方式确定目的操作数地址计算方式
若是存储器数据，则需要一次或多次访存
若是寄存器数据，则在进行数据操作时直接存结果到寄存器



3.指令的数据流



指令周期的数据流

取指周期的数据流

取出指令

间址周期的数据流

取操作数有效地址

执行周期的数据流

取操作数、计算

中断周期的数据流

处理中断请求



指令周期的数据流

取指周期的数据流 取出指令


(PC)→MAR

1→R

M(MAR)→MDR

(MDR)→IR

(PC)+1→PC



CPU

地址总线

数据总线

控制总线

内存

地址

0000 0001	0000 1110
0000 0010	0000 1111
0110 0000	0001 0000
0110 1010	0001 0001
1100 0000	0001 0010
⋮	⋮

间址周期的数据流

执行周期的数据流

中断周期的数据流



指令周期的数据流

取指周期的数据流

取出指令

(PC) → MAR

1 → R

实际上是一组操作的集合：


MAR → 地址总线 → 存储器

CU发出读命令 → 控制总线 → 存储器

M(MAR) → MDR

(MDR) → IR

(PC) + 1 → PC



CPU


地址总线

数据总线

控制总线

内存

地址



0000 1110

0000 1111

0001 0000

0001 0001

0001 0010

...

间址周期的数据流


执行周期的数据流

中断周期的数据流



指令周期的数据流

取指周期的数据流 取出指令



间址周期的数据流

执行周期的数据流

中断周期的数据流



指令周期的数据流


取指周期的数据流

取出指令

(PC) → MAR
1 → R
M(MAR) → MDR

(MDR) → IR

(PC)+1 → PC



CPU


地址总线

数据总线

控制总线

内存

地址




0000 1110
0000 1111
0001 0000
0001 0001
0001 0010
...

指令周期的数据流

(PC) —> MAR
1 —> R
M(MAR) —> MDR

(MDR) —> IR

(PC)+1 —> PC



间址周期的数据流
执行周期的数据流
中断周期的数据流




指令周期的数据流


取指周期的数据流 取出指令

(PC) → MAR
1 → R
M(MAR) → MDR
(MDR) → IR

(PC)+1 → PC



CPU





指令周期的数据流

取指周期的数据流

取出指令

$(PC) \rightarrow MAR$

$1 \rightarrow R$

$M(MAR) \rightarrow MDR$

$(MDR) \rightarrow IR$

$(PC)+1 \rightarrow PC$

间址周期的数据流

执行周期的数据流

中断周期的数据流



取指周期的数据流

间址周期的数据流


取操作数有效地址

指令周期的数据流

Ad(IR) → MAR

1 → R

M(MAR) → MDR



CPU

地址总线

数据总线

控制总线

内存

地址

0000 0001	0000 1110
0000 0010	0000 1111
0110 0000	0001 0000
0110 1010	0001 0001
1100 0000	0001 0010
⋮	⋮




指令周期的数据流

取指周期的数据流
间址周期的数据流
取操作数有效地址


Ad(IR)→MAR
翻译指令，假设本条指令是取地址0001 0010中的值的意思

1→R

M(MAR)→MDR



CPU






指令周期的数据流

取指周期的数据流
间址周期的数据流
取操作数有效地址


Ad(IR)→MAR
翻译指令，假设本条指令是取地址0001 0010中的值的意思

1→R

M(MAR)→MDR



CPU





指令周期的数据流

取指周期的数据流

间址周期的数据流

取操作数有效地址

Ad(IR) → MAR


1 → R

发出读指令，包括


MAR → 地址总线 → 存储器

CU读命令 → 控制总线 → 存储器

M(MAR) → MDR



CPU





指令周期的数据流


取指周期的数据流

间址周期的数据流

取操作数有效地址


Ad(IR) → MAR

1 → R

M(MAR) → MDR

成功取得所需，完成间址周期

CPU





取指周期的数据流

指令周期的数据流

间址周期的数据流

取操作数有效地址

$$\left\{ \begin{array}{l} Ad(IR) \rightarrow MAR \\ 1 \rightarrow R \\ M(MAR) \rightarrow MDR \end{array} \right.$$



取指周期的数据流 间址周期的数据流

指令周期的数据流

执行周期的数据流

不同指令的执行周期操作不同，数据流也不同




取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求






取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求





取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求


(SP)-1 → SP
(SP) → MAR
1 → W
(PC) → MDR
MDR → M(MAR)
向量地址 → PC

此处向量地址指的是中断
处理程序入口的地址


假设向量地址
0001 0001

1111 1111 (SP指示栈顶地址)

寄存器SP



CPU






取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求






取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求






取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求





取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求

(SP)-1 → SP

(SP) → MAR
1 → W
(PC) → MDR
MDR → M(MAR)
向量地址 → PC

假设向量地址
0001 0001

1111 1111 (SP指示栈顶地址)

寄存器SP



CPU

地址总线

数据总线

控制总线

内存

地址

0000 0001	0000 1110
0000 0010	0000 1111
0110 0000	0001 0000
0110 1010	0001 0001
⋮	⋮
0000 0000	1111 1101
0000 0000	1111 1110
1110 0011	1111 1111 ← SP



取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求

(SP)-1 → SP

(SP) → MAR
1 → W
(PC) → MDR
MDR → M(MAR)
向量地址 → PC


假设向量地址
0001 0001

1111 1110 (SP指示栈顶地址)

寄存器SP



CPU





取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求

 $(SP)-1 \rightarrow SP$ $(SP) \rightarrow MAR$ $1 \rightarrow W$ $(PC) \rightarrow MDR$ $MDR \rightarrow M(MAR)$ 向量地址 $\rightarrow PC$

假设向量地址

0001 0001


1111 1110

(SP指示栈顶地址)

寄存器SP



CPU





取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流处理中断请求

 $(SP)-1 \rightarrow SP$ $(SP) \rightarrow MAR$ $1 \rightarrow W$ $(PC) \rightarrow MDR$ $MDR \rightarrow M(MAR)$ 向量地址 $\rightarrow PC$


假设向量地址

0001 0001


1111 1110

(SP指示栈顶地址)

寄存器SP



CPU





取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流 处理中断请求

 $(SP)-1 \rightarrow SP$ $(SP) \rightarrow MAR$ **1 $\rightarrow$ W**

发出写指令，包括

MAR $\rightarrow$ 地址总线 $\rightarrow$ 存储器CU写命令 $\rightarrow$ 控制总线 $\rightarrow$ 存储器 $(PC) \rightarrow MDR$ MDR $\rightarrow$ M(MAR)向量地址 $\rightarrow$ PC


假设向量地址

0001 0001

CPU

1111 1110 (SP指示栈顶地址)

寄存器SP





取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流 处理中断请求


 $(SP)-1 \rightarrow SP$ $(SP) \rightarrow MAR$ $1 \rightarrow W$ **$(PC) \rightarrow MDR$** $MDR \rightarrow M(MAR)$ 向量地址 $\rightarrow PC$

假设向量地址

0001 0001

1111 1110 (SP指示栈顶地址)

寄存器SP



CPU



取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流 处理中断请求


 $(SP)-1 \rightarrow SP$ $(SP) \rightarrow MAR$ $1 \rightarrow W$ **$(PC) \rightarrow MDR$** $MDR \rightarrow M(MAR)$ 向量地址 $\rightarrow PC$

假设向量地址

0001 0001

1111 1110 (SP指示栈顶地址)

寄存器SP



CPU



取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流 处理中断请求

(SP)-1 → SP

(SP) → MAR

1 → W

(PC) → MDR

MDR → M(MAR)

向量地址 → PC


假设向量地址

0001 0001

1111 1110

(SP指示栈顶地址)

寄存器SP





取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流 处理中断请求

 $(SP) - 1 \rightarrow SP$ $(SP) \rightarrow MAR$ $1 \rightarrow W$ $(PC) \rightarrow MDR$ **$MDR \rightarrow M(MAR)$** 向量地址 $\rightarrow PC$


假设向量地址

0001 0001

1111 1110

(SP指示栈顶地址)

寄存器SP



CPU



取指周期的数据流 间址周期的数据流 执行周期的数据流


指令周期的数据流

中断周期的数据流 处理中断请求

(SP)-1 → SP
(SP) → MAR
1 → W
(PC) → MDR
MDR → M(MAR)
向量地址 → PC

假设向量地址
0001 0001

1111 1110 (SP指示栈顶地址)
寄存器SP





取指周期的数据流 间址周期的数据流 执行周期的数据流


指令周期的数据流

中断周期的数据流 处理中断请求

(SP)-1 → SP
(SP) → MAR
1 → W
(PC) → MDR
MDR → M(MAR)
向量地址 → PC

假设向量地址
0001 0001

1111 1110 (SP指示栈顶地址)
寄存器SP



CPU



取指周期的数据流 间址周期的数据流 执行周期的数据流

指令周期的数据流

中断周期的数据流

处理中断请求

$(SP)-1 \rightarrow SP$

$(SP) \rightarrow MAR$

$1 \rightarrow W$

$(PC) \rightarrow MDR$

$MDR \rightarrow M(MAR)$

向量地址 $\rightarrow PC$



指令周期的数据流

取指周期的数据流

取出指令

(PC) $\rightarrow$ MAR
 $1 \rightarrow R$
 $M(MAR) \rightarrow MDR$
(MDR) $\rightarrow$ IR
(PC)+1 $\rightarrow$ PC

间址周期的数据流

取操作数有效地址

$Ad(IR) \rightarrow MAR$
 $1 \rightarrow R$
 $M(MAR) \rightarrow MDR$

执行周期的数据流

不同指令的执行周期操作不同，数据流也不同

中断周期的数据流

处理中断请求

(SP)-1 $\rightarrow$ SP
(SP) $\rightarrow$ MAR
 $1 \rightarrow W$
(PC) $\rightarrow$ MDR
 $MDR \rightarrow M(MAR)$
向量地址 $\rightarrow$ PC